hary

Old to znaczy że nie z nowego wypustu zwanego UTT. BH-5 produkowali do około 2/3 2003 roku ("Old") i od połowy 2004 do końca 2005 ("UTT") około. Data z SPD często się nie zgadzała z datą nadrukowaną na kostkach. Na takich ustawieniach to se można wróżyć czy to BH czy CH.

Następny... :lol: Nie wiem skąd wy takie rewelacje bierzecie. Do pierwszej części posta, wszystkie procki x86 są spadkobiercami pierwszych x86, że niby intel to całkowicie pozmieniał wszystko w prockach? absolutnie. Athlon XP od Athlona 64 się różni tym co na przykład P4 od Core, inna technologia wytwarzania. Ale taka prawda że każda anstępna generacja MUSI być usprawnioną poprzednią (albo usprawnioną architekturą z dalszej przeszłości, patrz Pentium Pro - Core), bo nie ma sensu projektować procków całkowicie od nowa i nikt tego nie robi.

2.6V 200MHz 2-2-2 BH-5, 2.6V 200MHz 2-3-2 CH-5 (niewielka szansa że CH pójdą 2-2-2 przy 2.6V, aczkolwiek może się zdarzyć).

http://www.joemonster.org/art/8553/Jak-zro...u-papke-z-mozgu pwnd :lol:

Jak już w ogóle to 800MHz DDR. Ale wy to macie problemy i to jeszcze na forum gdzie czy się napisze 900MHz czy 450MHz to i tak wszyscy wiedzą o co chodzi. :lol:

No ale K8 i K10 to zupełnie inne technologie. Moim zdaniem to jest stricte błąd w krzemie, że przy pewnej częstotliwości HTref coś traci synchronizacje i bum. Nie widziałem jeszcze żadnego K8 który miałby walla poniżej 300MHz HTT (mój najgorszy proc jakiego miałem chyba na 330MHz miał).

Już dawno osiągają, jeśli mają odblokowany mnożnik. Z zablokowanym ten problem że HTref ma walla średnio na ~240MHz.

Pewnie poprawili jakieś inne błędy w architekturze, może coś usprawnili. I pewnie wyższe zegary będą mogły osiągać procesory.

Zaznaczyłem ci cewka na której na 99% jest wyjście filtru dla napięcia na memki: Na kondensatorze zara obok też będzie na tyle samo % prawidłowe napięcie. edit: kret, na upartego to można nawet do pamięci pomiar przylutować :lol:

W przypadku "nagiego"rdzenia bez żadnego IHS schodzi do czysta chusteczką, bez wysiłku.

a co to za problem znaleźć sobie punkty pomiarowe? miernik w rękę i sprawdzasz po kondensatorach w okolicy slotów. Albo daj mi zdjęcia i ci zaznaczę najbardziej prawdopodobne punkty gdzie jest napięcie podawane na mem.

A poza tym ble ble ble dzisiejsze core2 też mają ten sam bug i nikt nie marudzi. a w b3 podobno ma być też nadal obecne, wg. plotek. Poza tym przynajmniej na xs sporo osób ma phenoma i jeszcze nikt nie stwierdził ujawnienia się tego błędu, ponadto 90% ludzi którzy sobie kupią phenoma do domu nie będzie miała pojęcie co to wirtualizacja i ku czemu ona służy i jak z niej się korzysta (więc tym bardziej nie będzie miał prawa się u nich ujawnić).

Możesz być pewien że cię wkręcił ;]

ehe... stabilnego >3.5GHz na żadnym X2 jeszcze nie widziałem. A >4GHz to tylko procki z mnożnikami 15x, 16x i to na mocnym FC albo DI i to góra do Pi1M.

No ale efektywnie to i tak jest 667, 800MHz... nie okłamują, jak się uprzeć to te 400MHz zamiast 800MHz też byłoby okłamywaniem, bo w ddr2 masz jeszcze niższy zegar, tylko dodatkowo jest jeszcze sygnał przesunięty w fazie o pi/2 w ten sposób aby odczyt/zapis odbywał się na 4 zboczach sygnału w ciągu jednego taktu (dwa narastające i dwa opadające).

DaRoN, nie czepiaj się pierdół 900MHz=450MHz... producenci sprzedają pamięci jako ddr 667MHz, 800MHz... itd. więc dlaczego on podkręcając i wrzucając wyniki nie może tak pisać? Przecie każdy wie że dla ddr2 rzeczywista częstotliwość zegara 900MHz jest nieosiągalna.

A co to za różnica, to jest TDP zdefiniowane dla całej rodziny, nawet w dzisiejszych K8 masz takie samo TDP dla procka 2200MHz i 2800MHz, a one się tylko częstotliwościami różnią.

Nie wiem, jak wrócą z RMA może :lol:

Same tętnienie nie ubiją, ale jak pisałem piki. Zawsze filtry LC, czyli jeszcze cewka do tego kondensatora.

Musze cię zmartwić bo zabiłem memki :P tzn działają ale na 2.8V raczej tylko :lol:

Trzecia literka w oznaczeniu to A, czyli TDP zdefiniowane jako 89W.

Dokładnie o to mi chodziło w tym co napisałem. No bo taka prawda, to ilu warstwowe mamy pcb (czyli w ilu warstwach poprowadzone są ścieżki) wpływa tylko na sprzężenia elektromagnetyczne (czyli odporność na zakłócenia) i w efekcie tylko na OC a nie na to na ilu V padną memki (oczywiście w ekstremalnych przypadkach poprzez sprzężenia możemy mieć większe piki napięcia zasilania co jednak może wpłynąć na żywotność ale nie sadze żeby takie zjawiska były częstą przyczyną padania pamięc, zwłaszcza że różnice między pikami spowodowane sprzężeniami nie mogą być wielkie). W ogólności wszelkie zależności elektromagnetyczne to bardzo skomplikowane rzeczy, może być też tak że prze więcej-warstwowe pcb pojemności odnoszące sie do sprzężeń pomiędzy ścieżkami lepiej tłumią piki napięcia dlatego rzadziej padają pamięci z 8 warstwowym niż z 6-warstwowym pcb. Bez bardzo dokładnych badań w warunkach laboratoryjnych można se tylko i wyłącznie gdybać dlaczego D9 padają jak padają. Na moje to wszystkiemu są winne skoki napięcie, jak wiadomo wszelkie podzespoły komputerowe tylko teoretycznie zasilamy 'stałym' napięciem, w praktyce mamy pewne pulsacje przed i po przetworzeniu napięcia które w pewnym zakresie wycinamy filtrami dolnoprzepusowymi, ale nie istnieją idealne filtry (takie które zostawią nam tylko składową stałą na wyjściu) i zawsze napięcie zasilania ma jakieś zafalowania i piki.

To jest tylko jedna z teorii, nie potwierdzona naukowo.

Bo to nie zawsze od razu widać że zaszło coś w strukturze elektrycznej półprzewodnika ;] Nie irytuj się ;]

Dejmi, D9 nie muszą chodzić 2 godzin na 2.9V żeby zacząć padać, wystarczy kilka sekund na powyżej 2.5V. Żadne chłodzenie ani PCB nie zapewni bezpiecznego 3V dla układów scalonych.