Skocz do zawartości
ath

Amd Phenom II X2 | X3 | X4 | DDR2/DDR3 | AM2+/AM3 | Deneb | Heka | Calisto

Rekomendowane odpowiedzi

A skąd stwierdzenie że wyłączając rdzenie trzeba wyłączyć L2? To jest właśnie zaleta tych obecnych architektur - każdy "komponent" działa niezależnie. Tak jak można zablokować część cache czy jej całość, tak samo można wyłączyć sam rdzeń (jego obliczeniową część).

Nie znam dokładnej konstrukcji tego procesora i nie wiem jak wygląda dostęp do cache, ale skoro na Xbitlabs napisali że tak to wygląda to raczej coś w tym jest, bajek by nie wymyślali.

 

"per core" nie oznacza że cache jest częścią rdzenia, tylko że może być wykorzystywana przez jeden rdzeń. To że dwa rdzenie nie mogą skorzystać z jednego bloku cache nie znaczy że jeden rdzeń nie może skorzystać z dwóch bloków cache.

 

Te proce wcale też nie muszą odrzutami. AMD pisało o celowym umożliwianiu odblokowywania dodatkowych rdzeni, być może taki właśnie jest cel.

Być może też jądra do tych konstrukcji pochodzą ze skrajnych części wafli, a te bliżej środka idą do pełnowartościowych X4.

AMD musi widzieć w tym jakiś cel, może właśnie tym odblokowywaniem chcą zwabić do siebie masę klientów i wreszcie zacząć notować zyski, później pomyślą o rozdzielaniu produkcji.

Wyłączając rdzeń wyłączasz automatycznie cache l2 512kb ale możesz zostawić współdzielone cache l3 6mb lub też je wyłączyć bądź jego część.

Udostępnij tę odpowiedź


Odnośnik do odpowiedzi
Udostępnij na innych stronach

L1 i L2 to część rdzenia, która nijak nie ma elektrycznego połączenia (ścieżki) do pozostalych rdzeni. Podtrzymuje więc swoje zdanie, że ten nowy procesor z 1 MB L2 to nie Demeb. A tak w ogóle jakie są procesory AMD 45 nm poza okrojonymi Denebami i tymi nowymi X2 z 1 mb L2? Są jakieś w ogole?

Udostępnij tę odpowiedź


Odnośnik do odpowiedzi
Udostępnij na innych stronach

Gość Harry Lloyd

Tak było w przypadku sklejek jednordzeniowych. Po to zaprojektowano modularną architekturę żeby można robić dowolne kombinacje.

 

Teoretyczny przykład - rdzeń nr 1 jest uszkodzony ale pamięć cache znajdująca się obok niego jest sprawna; rdzeń nr 3 jest sprawny, ale cache koło niego jest uszkodzona -> wyrzuczamy procesor czy robimy 2-rdzeniowca? jak się okazuje pojawia się trzecia opcja - łączymy rdzeń nr 3 z cache nr 1 i otrzymujemy procesor 3-rdzeniowy.

 

Oczywiście nie twierdzę że faktycznie tak to może wyglądać, ale przy okazji premiery K10 można było dużo się naczytać o świetnej modularności tej architektury i tym że można z nią robić praktycznie wszystko.

Na to samo pozwala Nehalem.

Udostępnij tę odpowiedź


Odnośnik do odpowiedzi
Udostępnij na innych stronach

Gość Harry Lloyd

Tak, ale zależy od płyty i pamięci. Miałem Rampage Formula i OCZ Reaper 1066 się nie nadawały do niczego (800 CL4 nie robiły nie mówiąc o czymś wyżej). Zmieniłem potem na G.Skille PI i śmigały 1140.

 

Inna sprawa że nie dawało to absolutnie nic poza benchmarkami.

Udostępnij tę odpowiedź


Odnośnik do odpowiedzi
Udostępnij na innych stronach

Tak sie zapytam, Core 2 Quad ze standardowymi pamięciami DDR2 8 GB 1066 MHz problemu pewnie nie ma najmniejszego ? Tam kontroler jest poza procesorem.

Kontroler jest w płycie, spotkałem się na pewnym forum z drobnym problemem, ale pomogło podbicie napięcia na mostku, z innymi problemami nie spotkałem się.

Udostępnij tę odpowiedź


Odnośnik do odpowiedzi
Udostępnij na innych stronach

Przecież wszystko tam jest wyjaśnione na obrazkach. Oba procesory to Deneb, z tym że Athlon wykorzystuje cache z wyłączonych rdzeni. Czyli jest tam odblokowane 4x512 kiB, ale każdy z aktywnych rdzeni korzysta z 2x512 kiB. W Phenomie wyłączone są zarówno rdzenie jak i przydzielona im cache L2.

 

Ciekawi mnie czy AMD ma aż tak dużo odrzutów że opłaca im się robić całą gamę proców z tym samym jądrem. W tym Athlonie nieaktywna jest ponad połowa tranzystorów. Takich Athlonów z dedykowanej linii produkcyjnej można by wycisnąć o wiele wiele więcej z jednego wafla, do tego pozytywnie odbiło by się to na poborze prądu i temperaturach, bo niestety nieaktywne elementy proca i tak muszą się odzywiać.

 

AMD wspominało o możliwości odblokowania obu rdzeni w procesorach X2, ciekawe jednak czy dotyczy to obu serii, czy tylko Phenomów. Prawdopodobnie to drugie, bo przynalezności cache zapewne nie da ustawić za pomocą BIOS-u, choć kto wie jak to rozwiązali.

Hmm mysle , ze oplaca im sie to zrobic bo nawet jesli w wersje bez L3 laduja na razie odpady z deneba to juz niedlugo beda mieli rdzen propus bez L3 z ktorego odpadow bedzie mozna bez problemu zrobic takiego dwurdzeniowca. 

 

 

No i rdzen bedzie z 40% nizszy. 

 

PS. Jest wogle sens martwic sie taktowaniem pamieci ? Jak zyje to jeszcze nie widzialem testow gdzie szybsze pamiatki dawalyby odczuwalne ludzkim okiem roznice w plynnosci. Ja tam bym sie nie stresowal jadac na 800 cl4 ze mi 1066 cl5 nie chodzi.

Udostępnij tę odpowiedź


Odnośnik do odpowiedzi
Udostępnij na innych stronach

pierwsze testy OC PII X2 550: http://www.xtremesystems.org/forums/showthread.php?t=225727

3.8GHz@1.3V wygląda interesująco, w zestawieniu jeszcze z możliwością odblokowania do quada http://www.xtremesystems.org/forums/showthread.php?t=225698 :)

Edytowane przez jaketherake

Udostępnij tę odpowiedź


Odnośnik do odpowiedzi
Udostępnij na innych stronach

Dołącz do dyskusji

Możesz dodać zawartość już teraz a zarejestrować się później. Jeśli posiadasz już konto, zaloguj się aby dodać zawartość za jego pomocą.

Gość
Dodaj odpowiedź do tematu...

×   Wklejono zawartość z formatowaniem.   Przywróć formatowanie

  Dozwolonych jest tylko 75 emoji.

×   Odnośnik został automatycznie osadzony.   Przywróć wyświetlanie jako odnośnik

×   Przywrócono poprzednią zawartość.   Wyczyść edytor

×   Nie możesz bezpośrednio wkleić grafiki. Dodaj lub załącz grafiki z adresu URL.

Ładowanie


×
×
  • Dodaj nową pozycję...